visite(s)

compteur

Amélioration du nombre de trames DF11-DF17/sec par correction d'erreur de bit

Improvement of DF11-DF17 Frames/sec with bit error correction

DL4MEA a développé un programme (CRC-7) de correction d'erreur de bit sur 1 et 2 bits qui permet de gagner environ 15% sur le nombre de trames DF11/DF17 exploitables par PlanePlotter. Ce programme tourne entre la sortie du récepteur FPGA et PlanePlotter.

An error correction programm (CRC-7) on 1 and 2 bits has been written by DL4MEA, and improved by a factor closed to 15% the DF11/DF17 frames/sec processed by PlanePlotter. This programm is runing between the FPGA receiver and Plane Plotter.

 

Colonnes de la fenêtre supérieure droite

Date et heure

1 Trames brutes sans contrôle d'erreur venant du récepteur

2 Trames envoyées envoyées à PP et en % de 1

3 Trames DF11/DF17 sans correction d'erreur et % de 2

4 Correction sur 1 bit et % de 3

5 Correction sur 2 bits et % de 3

6 Nombre total de trames DF11/DF17 exploitable

La différence entre 6 et 3 correspond aux trames ayant plus de 2 bits d'erreur

Column meaning in upper right windows

Date and time followed by :

1) raw frames without CRC from receiver

2) outgoing to PP and in % of (1)

3) immediate match of DF11+DF17 without bit error correction and % 2

4) 1bit error corrections and % of 3

5) 2bit error corrections and % of 3

6) DF17 and DF11 squitter messages (matches to ModeSCompare)

difference between 6 and 3 is the number of DF11/DF17 frames with more than 2 bits error

Comparaison de débit avant (en vert) et après (en rouge) correction d'erreur de bit

Frames rate comparison before (green) and after (red) bit error correction.